테라비트급 8나노미터(nm) 플래시 메모리 개발 성공
(서울=뉴스와이어) 2007년03월13일-- 한국과학기술원(총장 서남표) 전자전산학과 최양규 교수팀과 나노종합팹센터(소장 이희철)는 공동연구를 통하여 실리콘 나노선(silicon nanowire)과 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 기술을 결합하여 세계에서 가장 작은 8nm급 3차원 차세대 비휘발성 플래시 메모리 소자를 개발하는데 성공하였다.

이번에 개발된 3차원 메모리 소자는 전자의 이동 통로인 실리콘 나노선 위에 산화막-질화막-산화막(Oxide-Nitride-Oxide, ONO)을 차례로 쌓아 올리고 이렇게 형성된 게이트 절연막(ONO)과 실리콘 나노선을 게이트가 3차원적으로 감싸고 있는 새로운 형태의 비휘발성 메모리 구조이다. 핵심 기술인 전자선을 이용한 초미세 나노선과 우수한 게이트 절연막 형성 기술은 과학기술부에서 지원하여 구축된 세계 최고 수준의 나노종합팹센터 장비와 기술진들의 도움으로 개발되었다.

※ 8nm 반도체 기술은 성인 머리카락 두께의 1만2천분의 1에 해당되는 기술임.

개발된 메모리 소자는 실리콘 나노선 위에 기존의 전하 저장층인 도체형 부유게이트(Floating Gate) 대신, 전하 저장장소(트랩, Trap)를 많이 갖고 있는 부도체형의 질화막에 전하를 저장시키는 SONOS(Silicon gate-Oxide -Nitride-Oxide-Silicon channel) 구조를 결합시킨 것이다. 또한 부도체인 질화막에 전하를 저장함에 따라 인접한 메모리 소자간의 정보 간섭을 줄일 수 있는 장점이 있다.

이번 성과는 기존의 비휘발성 메모리 기술의 한계를 일보 진전시킨 의미 있는 연구 결과로 ‘황의 법칙’이 10nm급 이하까지 유지될 수 있다는 가능성을 제시했으며, 오는 6월 12일 일본 교토에서 개막되는 국제 학술회의인 “초고집적회로 국제학회(Symposium on VLSI Technology)”에서 발표될 예정이다.

그러나 본 소자구조를 이용한 비휘발성 메모리의 상용화를 위해서는 게이트 선폭보다 넓은 면적을 차지하고 있는 ONO 박막 두께를 낮추기 위한 초박막 형성 기술 및 물성 개선연구가 선행되어야 하고, 궁극적으로 대체 절연막을 찾는 재료 연구가 병행되어야 한다.

이번 공동 연구개발을 통하여 얻은 차세대 비휘발성 메모리 원천기술 및 응용기술은 공동개발 완료 후 실용화와 상용화를 목적으로 하고 있으며, 연구를 통해 얻은 기술 정보, 연구 인력, 노하우 등을 산업체에 제공하여 향후에 우리나라가 세계 반도체 시장에서 유리한 입지를 확보하는데 기여할 수 있도록 할 계획이다.

이러한 실리콘 나노선과 SONOS를 응용한 3차원 비휘발성 메모리 소자기술을 적용하는 경우 낸드플래시 시장 창출 효과는 10년간 250조원이 넘을 것으로 예상되며, 반도체 기술이 정보통신과 나노바이오 등 관련 산업에 미치는 파급효과까지 고려하는 경우 그 경제적 부가가치는 계산하기 힘들다.


언론문의처 : 과학기술부 기초연구국 원천기술개발과 사무관 김중호 031) 436-8607/8

출처 : 과학기술부

홈페이지 : http://www.most.go.kr
Posted by 풋내기

댓글을 달아 주세요